JFET Biasing
वास्तविक विषय पर जाने से पहले आइए जानते हैं कि जंक्शन फील्ड इफेक्ट ट्रांजिस्टर का पिंच-ऑफ वोल्टेज क्या है क्योंकि यह जंक्शन फील्ड इफेक्ट ट्रांजिस्टर के बायसिंग स्तर को तय करने में महत्वपूर्ण भूमिका निभाता है।
Pinch Off Voltage for jfet Biasing
एक n चैनल JFET में, यदि हम सोर्स टर्मिनल को ग्राउंडेड रखते हुए ड्रेन टर्मिनल पर पॉजिटिव पोटेंशिअल लागू करते हैं, तो सोर्स से ड्रेन में फ्री इलेक्ट्रॉनों के बहाव के कारण चैनल के माध्यम से ड्रेन से सोर्स तक करंट होता है। यह करंट चैनल के साथ वोल्टेज ड्रॉप का कारण बनता है। चैनल के साथ इस वोल्टेज वितरण पर विचार करके, हम कह सकते हैं कि ड्रेन टर्मिनल के नजदीक चैनल की क्षमता स्रोत टर्मिनल के नजदीक की तुलना में अधिक है। उसी समय यदि गेट टर्मिनल ग्राउंड पोटेंशियल में है, तो गेट क्षेत्र और चैनल के बीच पीएन जंक्शन रिवर्स बायस्ड हो जाता है, और ड्रेन टर्मिनल की ओर डिप्लेक्शन लेयर की चौड़ाई सोर्स टर्मिनल की तुलना में अधिक होती है।
अब यदि हम ड्रेन वोल्टेज को लगातार बढ़ाते हैं, तो स्रोत टर्मिनल की तुलना में कमी परत की चौड़ाई अधिक तेजी से बढ़ जाती है। एक निश्चित ड्रेन वोल्टेज के बाद, ड्रेन टर्मिनल की ओर घटती परत एक दूसरे को छूती है। इस वोल्टेज को पिंच-ऑफ वोल्टेज के रूप में जाना जाता है। इसका मतलब है कि जीरो गेट वोल्टेज पर, ड्रेन वोल्टेज जिस पर दोनों तरफ से डिक्लेक्शन लेयर एक साथ स्पर्श करते हैं, पिंच-ऑफ वोल्टेज कहलाते हैं। यह पाया गया है कि पिंच-ऑफ होने से पहले ड्रेन करंट ड्रेन टू सोर्स वोल्टेज के समानुपाती होता है और पिंच-ऑफ वोल्टेज के बाद ड्रेन करंट लगभग स्थिर हो जाता है। अगर हम ड्रेन वोल्टेज को पिंच ऑफ वोल्टेज से आगे बढ़ाते हैं तो ड्रेन करंट स्थिर रहता है लेकिन ड्रेन वोल्टेज के एक और उच्च मूल्य के बाद रिवर्स बायस्ड जंक्शन में हिमस्खलन टूट जाता है और अचानक ड्रेन करंट बहुत तेजी से बढ़ जाता है। इस वोल्टेज को JFET के ब्रेकडाउन वोल्टेज के रूप में जाना जाता है। तो किसी भी जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर को पिंच-ऑफ वोल्टेज और ब्रेकडाउन वोल्टेज के बीच संचालित किया जाना चाहिए जब यह एम्पलीफायर के रूप में कार्य करता है। ड्रेन टू सोर्स वोल्टेज को सीमा के भीतर रखने के लिए, एक डीसी वोल्टेज स्रोत या उपयुक्त वोल्टेज की बैटरी को लोड प्रतिरोध या आउटपुट प्रतिरोध के साथ श्रृंखला में जोड़ा जाता है। वोल्टेज नाली और स्रोत के बीच प्रकट होता है
पिंच-ऑफ वोल्टेज नाली और स्रोत के बीच प्रकट होता है
यहां आईडीएसएस पिंच-ऑफ पर चैनल के माध्यम से बहने वाला ड्रेन करंट है, जबकि गेट टर्मिनल ग्राउंड पोटेंशियल में है।
अब एन चैनल जेएफईटी में, हमें गेट टर्मिनल पर नकारात्मक क्षमता लागू करनी होगी, और इससे गेट क्षेत्र और चैनल के बीच कमी परत की चौड़ाई में और वृद्धि होगी। पी-टाइप क्षेत्र की नकारात्मकता के कारण, जंक्शन की रिवर्स बायसिंग बढ़ जाती है। यह पहले से ही चर्चा में है कि गेट टर्मिनल को ग्राउंडेड रखते हुए ड्रेन वोल्टेज को इतना लागू किया जाता है कि ड्रेन टर्मिनल की ओर घटती परतों को पहले ही छुआ जा चुका है और ड्रेन करंट को प्रवाहित करने के लिए परतों के बीच एक छोटा चैनल ओपनिंग बनाया गया है।
जब हम गेट टर्मिनल की नेगेटिव पोटेंशिअल को बढ़ाते हैं, तो चैनल का ओपनिंग संकरा हो जाता है और इसलिए ड्रेन करंट कम हो जाता है। यदि हम नकारात्मक गेट टर्मिनल वोल्टेज को बढ़ाते रहें, तो ड्रेन करंट कम होता रहता है, और यह देखा जाएगा कि एक निश्चित गेट वोल्टेज पर ड्रेन करंट शून्य हो जाता है। इस वोल्टेज को गेट कट ऑफ वोल्टेज के रूप में जाना जाता है। गेट कट ऑफ वोल्टेज का मान जंक्शन क्षेत्र प्रभाव के पिंच ऑफ वोल्टेज के बराबर होता है, लेकिन इन दोनों वोल्टेज की ध्रुवीयता विपरीत होती है।
तो जेएफईटी के इनपुट सिग्नल की ऑपरेटिंग रेंज 0 से - वीजीएस (ऑफ) होनी चाहिए जहां वीजीएस (ऑफ) गेट कट ऑफ वोल्टेज है। अलग-अलग इनपुट सिग्नल की ऑपरेटिंग रेंज सुनिश्चित करने के लिए गेट सर्किट को एक निश्चित बायस्ड वोल्टेज से जोड़ा जाना चाहिए जिसे गेट सर्किट पर या तो एक अलग बैटरी स्रोत या आउटपुट सर्किट से वोल्टेज डायवर्जन द्वारा लागू किया जा सकता है। लागू विधियों के आधार पर, JFET का गेट बायसिंग तीन प्रकार का हो सकता है।
Biasing of JFET by a Battery at Gate Circuit
यह गेट सर्किट में बैटरी लगाकर किया जाता है। बैटरी का नेगेटिव टर्मिनल गेट टर्मिनल से जुड़ा होता है। चूंकि जेएफईटी में गेट करंट लगभग शून्य है, इनपुट गेट प्रतिरोध में कोई वोल्टेज ड्रॉप नहीं होगा। इसलिए बैटरी की ऋणात्मक क्षमता सीधे गेट टर्मिनल तक पहुंचती है। संबंधित ड्रेन करंट और ड्रेन टू सोर्स वोल्टेज ट्रांजिस्टर का आउटपुट ऑपरेटिंग पॉइंट होगा।
NB: - यहाँ नीचे सभी बायसिंग सर्किट में, हमने सर्किट के बेहतर विवरण के लिए इनपुट एसी सिग्नल को शामिल किया है, लेकिन जेएफईटी के बायसिंग पॉइंट या ऑपरेटिंग पॉइंट की गणना के दौरान, हम एसी सिग्नल को अनदेखा करेंगे क्योंकि बायसिंग केवल संबंधित है डीसी.
Biasing of JFET by a Battery at Gate Circuit
Biasing of JFET |
हम नीचे दिए गए संबंध से ड्रेन करंट आईडी का मान ज्ञात कर सकते हैं क्योंकि आईडीएसएस और वीजीएस (ऑफ) (= - वीपी) ट्रांजिस्टर डेटा शीट में दिए गए हैं।
find the value of drain current |
आउटपुट सर्किट में KVL लगाने से VDS का मान ज्ञात किया जा सकता है
JFET का संचालन बिंदु विशेषता ग्राफ पर निर्देशांक (VDS, ID) पर स्थित है।
Self Biasing of a JFET in Hindi
यहां एक प्रतिरोध आरएस स्रोत टर्मिनल और जमीन के बीच डाला जाता है।
Self Biasing of a JFET in Hindi
आरएस भर में वोल्टेज होगा
यहां गेट टर्मिनल भी एक प्रतिरोध आरजी के माध्यम से आधारित है। चूंकि गेट करंट नहीं है, गेट टर्मिनल पर जीरो ग्राउंड पोटेंशिअल दिखाई देता है।
गेट और स्रोत के बीच वोल्टेज VGS है।
source is VGS |
यह समीकरण हमें बताता है कि यहां गेट टर्मिनल को हमेशा स्रोत टर्मिनल की तुलना में नकारात्मक क्षमता मिलती है।
उपरोक्त संबंध से ID और VDS के मूल्य को निर्धारित करने के बाद, हम ऑपरेटिंग बिंदु को कोऑर्डिनेट (VDS, ID) पर विशेषता ग्राफ पर रख सकते हैं।
Voltage Divider Biasing of a JFET in Hindi
दो श्रृंखला जुड़े प्रतिरोधक एक वोल्टेज विभक्त सर्किट बनाते हैं। गेट टर्मिनल पर वोल्टेज की गणना वोल्टेज डिवीजन नियम द्वारा की जा सकती है। इस तरह, गेट टर्मिनल वोल्टेज प्राप्त करने के लिए एप्लाइड ड्रेन वोल्टेज का उपयोग किया जाता है। श्रृंखला में स्रोत टर्मिनल में एक प्रतिरोध डाला जाता है। डिवाइस करंट प्रतिरोध के माध्यम से बहता है और वोल्टेज ड्रॉप का कारण बनता है। यदि यह स्रोत वोल्टेज ड्रॉप गेट टर्मिनल पर दिखाई देने वाले वोल्टेज से अधिक है, तो गेट टू सोर्स वोल्टेज का नकारात्मक मान है जो जेएफईटी ऑपरेशन के लिए वांछित है। आइए निम्नलिखित सर्किट पर विचार करें।
Voltage Divider Biasing of a JFET